PAT-NO:

JP409045008A

DOCUMENT-

JP 09045008 A

IDENTIFIER:

TITLE:

DATA TRANSMITTING METHOD, DATA RECORDING APPARATUS, DATA RECORDING MEDIUM AND DATA REPRODUCING APPARATUS

PUBN-DATE:

February 14, 1997

#### INVENTOR-INFORMATION:

NAME

COUNTRY

SAKO, YOICHIRO OSAWA, YOSHITOMO KURIHARA, AKIRA KAWASHIMA, ISAO

#### ASSIGNEE-INFORMATION:

NAME

COUNTRY

SONY CORP N/A

APPL-NO:

JP07195191

APPL-DATE: July 31, 1995

INT-CL

G11B020/12 , G06F012/14 , G06F012/16 , G09C001/00 ,

(IPC):

H03M013/00 , H04L001/00 , H04L009/18

#### ABSTRACT:

PROBLEM TO BE SOLVED: To encrypt data in a simple constitution and access at high speed.

SOLUTION: In an error-correcting code format, a sector 73 is constituted of a head part 71 and a user data part 72. An error correction C1 direction is set in a R/W direction and a C1 parity 74 is generated and added. On the other hand, an error correction C2 direction is set in a direction oblique to the C1 direction and a C2 parity 75 is generated and added. Data excluding at least the head part 71, e.g., a part 76 in the same row as the head pat 71 among the data handled in an  $\frac{\text{error-correcting code}}{\text{encryption}}$  process are converted in  $\frac{\text{encryption}}{\text{encryption}}$  flag data.

COPYRIGHT: (C) 1997, JPO

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-45008

(43)公開日 平成9年(1997)2月14日


(51) Int.Cl. <sup>8</sup>		識別記号	<b>庁内整理番号</b>	FΙ				技術表示箇所
G11B	20/12	102	9295-5D	G11B	20/12		102	
G06F	12/14	320		G06F	12/14		320B	
	12/16	3 2 0	7623-5B		12/16		3 2 0 A	
G09C	1/00	660	<b>7</b> 259−5 J	G09C	1/00		660D	
H03M	13/00			H03M	13/00			
			審查請求	未請求 請求	R項の数7	OL	(全 15 頁)	最終頁に続く
(21)出願番号		<b>特願平7</b> -195191		(71)出題	人 000002	2185		
					ソニー	株式会	肚	
(22)出顧日		平成7年(1995)7月31日			東京都	品川区:	化晶川 6 丁目	7番35号
				(72)発明	者 佐古	曜一郎		
					東京都	品川区:	化晶川 6 丁目	7番35号 ソニ
					一株式	会社内		
				(72)発明:	者 大澤	送知		
					東京都	品川区:	化品川6丁目	7番35号 ソニ
					一株式	会社内		
				(72)発明	者 栗原	章		
					東京都	品川区:	化品川6丁目	7番35号 ソニ
					一株式	会社内		
				(74)代理	人 弁理士	小池	晃 (外2	名)
								最終頁に続く

# (54) 【発明の名称】 データ伝送方法、データ記録装置、データ記録媒体及びデータ再生装置

### (57)【要約】

【課題】 簡単な構成で暗号化を施すと共に、高速アクセスを可能とする。

【解決手段】 誤り訂正符号フォーマットにおいて、ヘッダ部71とユーザデータ部72とでセクタ73が構成されており、R/W方向に誤り訂正のC1方向がとられてC1パリティ74が生成付加され、これに対して斜めの方向に誤り訂正のC2方向がとられてC2パリティ75が生成付加される。この誤り訂正符号化処理の際に取り扱われるデータの内の少なくともヘッダ部71を除いたデータ、例えばヘッダ部71と同一行の部分76を除いたデータに対して、暗号化の鍵情報に応じたデータ変換を施す。



#### 【特許請求の範囲】

【請求項1】 データの伝送単位がヘッダ部とユーザデ ータ部とを有して成る入力ディジタルデータに誤り訂正 符号化処理を施して伝送するデータ伝送方法において、 上記誤り訂正符号化処理の際に取り扱われるデータの内 の少なくとも上記ヘッダ部を除いたデータに対して、暗 号化の鍵情報に応じてデータ変換を施すことを特徴とす るデータ伝送方法。

【請求項2】 上記データ変換は、データと暗号化の鍵 情報との論理演算により行われることを特徴とする請求 10 項1記載のデータ伝送方法。

【請求項3】 上記暗号化の鍵情報は、少なくとも一部 に識別情報を含むことを特徴とする請求項1記載のデー 夕伝送方法。

【請求項4】 上記上記データ変換が行われるデータ は、上記誤り訂正符号のマトリクスにおける上記ヘッダ 部と同一行あるいは同一列のデータを除いたデータであ ることを特徴とする請求項1記載のデータ伝送方法。

【請求項5】 データの記録単位がヘッダ部とユーザデ ータ部とを有して成る入力ディジタルデータに誤り訂正 20 符号化処理を施して記録媒体に記録するデータ記録装置 において、

暗号化の鍵情報の入力手段と、

この入力手段からの鍵情報に応じて、上記誤り訂正符号 化処理の際に取り扱われるデータの内の少なくとも上記 ヘッダ部を除くデータに対してデータ変換を施す手段と を有することを特徴とするデータ記録装置。

【請求項6】 データの記録単位がヘッダ部とユーザデ ータ部とを有して成る入力ディジタルデータに誤り訂正 符号化処理を施す際に取り扱われるデータの内の少なく 30 とも上記ヘッダ部を除くデータに対して、暗号化の鍵情 報に応じてデータ変換が施されて得られた信号が記録さ れて成ることを特徴とするデータ記録媒体。

【請求項7】 データの記録単位がヘッダ部とユーザデ ータ部とを有して成る入力ディジタルデータに対して誤 り訂正符号化処理が施されて記録媒体に記録された信号 を再生するデータ再生装置において、

上記誤り訂正符号化処理の際に取り扱われるデータの内 の少なくとも上記ヘッダ部を除くデータに対して施され るデータ変換を示す暗号化の鍵情報を入力する鍵情報入 40 力手段と、

上記誤り訂正符号化処理に対応する誤り訂正復号化処理 を行うと共に、上記鍵情報入力手段からの暗号化の鍵情 報に応じたデータに上記データ変換に対する復号化のた めのデータ変換を施す誤り訂正復号化手段とを有するこ とを特徴とするデータ再生装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コピー防止や不正

伝送方法、データ記録装置、データ記録媒体、及びデー 夕再生装置に関する。

[0002]

【従来の技術】近年において、光ディスク等のディジタ ル記録媒体の大容量化と普及により、コピー防止や不正 使用の阻止が重要とされてきている。すなわち、ディジ タルオーディオデータやディジタルビデオデータの場合 には、コピーあるいはダビングにより劣化のない複製物 を容易に生成でき、また、コンピュータデータの場合に は、元のデータと同一のデータが容易にコピーできるた め、既に不法コピーによる弊害が生じてきているのが実 情である。

【0003】 ディジタルオーディオデータやディジタル ビデオデータの不法コピー等を回避するためには、例え ばいわゆるSCMS (シリアルコピー管理システム)や CGMS (コピー世代管理システム) の規格が知られて いるが、これは記録データの特定部分にコピー禁止フラ グを立てるようなものであるため、いわゆるダンプコピ 一等の方法によりデータを抜き出される問題がある。

【0004】また、コンピュータデータ等のファイル内 容自体を暗号化し、それを正規の登録された使用者にの み使用許諾することが行われている。これは、情報流通 の形態として、情報が暗号化されて記録されたディジタ ル記録媒体を配布したり、暗号化されたディジタル信号 を有線、無線の伝送路を介して容易に入手可能にしてお き、使用者が必要とした内容について料金を払って鍵情 報を入手し、暗号を解いて利用可能とするようなシステ ムに結び付くものであるが、簡単で有用な暗号化の手法 の確立が望まれている。

[0005]

【発明が解決しようとする課題】ところで、データの暗 号化の際に、データ記録単位あるいは伝送単位となるセ クタのヘッダ部分の同期 (シンク) やアドレスのデータ が暗号化されていると、暗号を解かないと同期やアドレ スの情報が得られないため、高速アクセスの障害となる ことがある。

【0006】本発明は、上述したような実情に鑑みてな されたものであり、簡単な構成で暗号化が行え、暗号の 難易度あるいは深度の制御も容易に行え、また、高速ア クセス性の劣化等の弊害も生じないようなデータ伝送方 法、データ記録装置、データ記録媒体、及びデータ再生 装置の提供を目的とする。

[0007]

【課題を解決するための手段】上記の課題を解決するた めに、本発明は、誤り訂正符号化処理の際に取り扱われ るデータの内の少なくともヘッダ部を除いたデータに対 して、暗号化の鍵情報に応じたデータ変換を施すことを 特徴としている。このデータ変換としては、データと上 記鍵情報との論理演算を挙げることができる。上記鍵情 使用の阻止、あるいは課金システムに適用可能なデータ 50 報の一部に媒体や装置等の識別情報を含ませてもよい。

10

なお、上記ヘッダ部とは、データ伝送単位あるいは記録 単位となる例えばセクタの先頭位置に配置されている部 分で、セクタシンクやセクタアドレス等を含むものであ

【0008】また、本発明に係るデータ記録媒体は、誤 り訂正符号化処理を施す際に取り扱われるデータの内の 少なくともヘッダ部を除いたデータに対して、暗号化の 鍵情報に応じたデータ変換が施されて得られた信号が記 録されて成ることを特徴としている。

【0009】さらに、本発明に係るデータ再生方法は、 誤り訂正符号化処理の際に取り扱われるデータの内の少 なくともヘッダ部を除いたデータに対して、暗号化の鍵 情報に応じたデータ変換が施されており、対応する誤り 訂正復号化処理の際に取り扱われるデータの内の上記暗 号化の鍵情報に応じたデータに上記データ変換に対する 復号化のためのデータ変換を施すことを特徴としてい る。.

【0010】誤り訂正符号化処理の際に取り扱われるデ ータのヘッダ部を除くデータに対して、暗号化の鍵情報 に応じたデータ変換を施すことにより、ヘッダ部につい 20 ては暗号化の復号化処理を介さずに再生できる。再生時 に鍵情報に応じた暗号の復号化のためのデータ変換を施 さないと、訂正不能誤りの個数が増加する。データ変換 を施すデータの個数を変化させることにより、所望の暗 号化の難易度を実現できる。

## [0011]

【発明の実施の形態】以下、本発明の好ましい実施の形 態について図面を参照しながら説明する。

【0012】図1は、本発明の実施の形態が適用される データ記録装置を概略的に示すブロック図である。この 30 エンコーダ54では14バイトのQパリティが付加さ 図1において、入力端子11には、例えばアナログのオ ーディオ信号やビデオ信号をディジタル変換して得られ たデータやコンピュータデータ等のディジタルデータが 供給されている。この入力ディジタルデータは、インタ ーフェース回路12を介して、セクタ化回路13に送ら れ、所定データ量単位、例えば2048バイト単位でセ クタ化される。セクタ化されたデータは、スクランブル 処理回路14に送られてスクランブル処理が施される。 この場合のスクランブル処理は、同一バイトパターンが 連続して表れないように、すなわち同一パターンが除去 40 されるように、入力データをランダム化して、信号を適 切に読み書きできるようにすることを主旨としたランダ ム化処理のことである。スクランブル処理あるいはラン ダム化処理されたデータは、ヘッダ付加回路15に送ら れて、各セクタの先頭に配置されるヘッダデータが付加 された後、誤り訂正符号化回路16に送られる。誤り訂 正符号化回路16では、データ遅延及びパリティ計算を 行ってパリティを付加する。次の変調回路17では、所 定の変調方式に従って、例えば8ビットデータを16チ

8に送る。同期付加回路18では、上記所定の変調方式 の変調規則を破る、いわゆるアウトオブルールのパター ンの同期信号を所定のデータ量単位で付加し、駆動回路 すなわちドライバ19を介して記録ヘッド20に送って いる。記録ヘッド20は、例えば光学的あるいは磁気光

1に上記変調された記録信号の記録を行う。このディス ク状記録媒体21は、スピンドルモータ22により回転 駆動される。

学的な記録を行うものであり、ディスク状の記録媒体2

【0013】なお、上記スクランブル処理回路14は、 ヘッダ付加回路15の後段に挿入して、ヘッダ付加され たディジタルデータに対してスクランブル処理を施して 誤り訂正符号化回路16に送るようにしてもよい。

【0014】ここで、上記誤り訂正符号化回路16は、 誤り訂正符号化処理の際に取り扱われるデータの内の上 記ヘッダ部を除いたデータに対して、暗号化の鍵情報に 応じたデータ変換を施すような構成を有している。

【0015】この誤り訂正符号化回路16の構成の具体 例を図2、図3に示す。これらの図2、図3において、 入力端子51には、上記図1のヘッダ付加回路15から のデータが第1の符号化器であるC1エンコーダ52に 供給されている。この具体例においては、誤り訂正符号 化の1フレームは148バイトあるいは148シンボル のデータから成るものとしており、入力端子51からの ディジタルデータが148バイト毎にまとめられて、第 1の符号化器であるC1エンコーダ52に供給される。 C1エンコーダ52では8バイトのPパリティが付加さ れ、インターリーブのための遅延回路53を介して第2 の符号化器であるC2エンコーダ54に送られる。C2 れ、このQパリティは遅延回路55を介してC1エンコ ーダ52に帰還されている。このC1エンコーダ52か らのP、Qパリティを含む170バイトが取り出され て、遅延回路56を介し、図3のインバータ部57aを 有する再配列回路57を介して出力され、図1の変調回 路17に送られる。

【0016】このような誤り訂正符号化回路において、 内部で取り扱われるデータの内のヘッダ部を除いたデー 夕に対して、暗号化の鍵情報に応じてデータ変換を施す ような暗号化処理としては、例えば再配列回路57内の インバータ部57aの各バイト毎に、暗号の鍵情報に応 じてインバータを入れるか入れないかの選択を行わせる ようにすることが挙げられる。すなわち、基準構成にお いては、22バイトのP、Qパリティに対して再配列回 路57のインバータ部57aによる反転が行われて出力 されるが、これらのインバータ部57a内のインバータ のいくつかを無くしたり、C1データ側にいくつかのイ ンバータを入れて反転して出力させたりすることが挙げ られる。

ャンネルビットの変調データに変換し、同期付加回路1 50 【0017】このようなデータ変換を施す場合、基準構

成からの違いの程度によって誤り訂正不能確率が変化 し、違いが少ないときには最終的な再生出力におけるエ ラー発生確率がやや高くなる程度であるのに対し、違い が多いときには全体的にエラー訂正が行われなくなって 殆ど再生できなくなるような状態となる。すなわち、例 えばC1エンコーダについて見ると、誤り訂正能力を示 す指標であるいわゆるディスタンスが9であるため、最 大4バイトまでのエラー検出訂正が行え、消失 (イレー ジャ)ポインタがあれば最大8バイトまでの訂正が可能 であることから、違いが5箇所以上あると、C1符号で 10 は常に訂正不可となる。違いが4箇所の場合は、他に1 バイトでもエラーが生じると訂正不可という微妙な状態 となる。違いが3、2、1箇所と減少するにつれて、誤 り訂正できる確率が増えてゆく。これを利用すれば、オ ーディオやビデオのソフトを提供する場合等に、ある程 度は再生できるが完璧ではなく時々乱れる、といった再 生状態を積極的に作り出すことができ、該ソフトの概要 だけを知らせる用途等に使用することができる。

【0018】この場合、予めインバータの変更を行う場所を例えば2箇所程度規定しておく方法と、変更箇所を 20 鍵情報に応じてランダムに選び、最低個数を2箇所程度に制限する方法と、これらを複合する方法とが挙げられる。

【0019】さらに、インバータの挿入あるいは変更位置としては、図2の再配列回路57の位置に限定されず、例えばC1エンコーダ52の前段や後段等の他の位置やこれらの位置を組み合わせるようにしてもよい。複数の位置の場合に、異なる鍵を用いるようにしてもよい。また、上記データ変換としては、インバータを用いる以外に、ビット加算や種々の論理演算を用いるように30したり、データを暗号化の鍵情報に応じて転置するようにしたり、データを暗号化の鍵情報に応じて置換するようにしてもよい。

【0020】次に、上記誤り訂正符号化回路で取り扱われるデータの内のヘッダ部について説明する。

【0021】図4はセクタフォーマットの具体例を示しており、1セクタは、2048バイトのユーザデータ領域41に対して、4バイトの同期領域42と、16バイトのヘッダ領域43と、4バイトの誤り検出符号(EDC)領域44とが付加されて構成されている。誤り検出 40符号領域44の誤り検出符号は、ユーザデータ領域41及びヘッダ領域43に対して生成される32ピットのCRC符号から成っている。

【0022】ヘッダ領域43内には、図4に示すように、いわゆる巡回符号であるCRC45、コピーの許可/不許可やコピー世代管理等のためのコピー情報46、多層ディスクのどの層かを示す層(レイヤ)47、アドレス48、予備49の各領域が設けられている。

【0023】ここで、本発明の実施の形態におけるヘッ 的論理和 (ExOR) 回路を用いたデータ変換を行う。これ ダ部は、同期すなわちセクタシンクとヘッダ情報とを含 50 らのExOR回路群61、66に用いられるExOR回路は、1

むものであり、上記図4の例では、4バイトの同期領域42と16バイトのヘッダ領域43との計20バイトのデータがヘッダ部のデータである。残りのユーザデータ領域41及び誤り検出符号(EDC)領域44がユーザデータ部となる。

【0024】このようなヘッダ部とユーザデータ部に対して、クロスインターリーブ型の誤り訂正符号化を施すときの誤り訂正フォーマットを図5に示す。

【0025】この図5の例は、上記図4のセクタフォー マットのデータを上記図2、図3の誤り訂正符号化回路 にて誤り訂正符号化処理するときの様子を示し、20バ イトのヘッダ部71と2052バイトのユーザデータ部 72とで、2072バイトのセクタ73が構成されてい る。このセクタは、記録/再生方向であるR/W方向に 148バイト、これと直交する方向に14バイトの2次 元に配列され、R/W方向に誤り訂正のC1方向がとら れて8バイトのC1パリティ74が生成付加され、これ に対して斜めの方向に誤り訂正のC2方向がとられて1 4バイトのC2パリティ75が生成付加されている。こ の図5の誤り訂正フォーマットのR/W方向の先頭20 バイトのヘッダ部71と同一行の部分76を除いた部分 に対して、上記データ変換を行っている。なお、図5の ヘッダ部71と同一列の部分77を除いた部分に対し て、上記データ変換を行わせてもよく、これらを組み合 わせるようにしてもよい。

【0026】ここで図6は、上記誤り訂正符号化回路16の他の具体例として、再配列回路57内のインバータ部57aの後段すなわち出力側の位置に、データ変換手段としての排他的論理和(ExOR)回路群61を挿入し、C1エンコーダ52の前段すなわち入力側の位置にも、データ変換手段としてのExOR回路群66を挿入した例を示している。

【0027】これらのデータ変換手段としてのExOR回路

群61、66は、誤り訂正フォーマットの上記図5の部 分76に相当する20バイト分を除くデータに対してデ ータ変換を行うものである。具体的に、ExOR回路群61 は、C1エンコーダ52から遅延回路56、及び上記再 配列回路57のインバータ部57aを介して取り出され る170バイトのデータ、すなわち情報データC1 170n+169~C1170n+22 及びパリティデータP1 170n+21 ~P 1170n+14 , Q 1170n+13 ~Q 1170nO 内、先頭の20バイトのデータC 1170n+169~C1 170n+150を除いた残り150バイトのデータC1 170n+149~Q1170nに対して排他的論理和 (ExOR) 回路 を用いたデータ変換を行い、ExOR回路群66は、148 バイトの入力データB148n~B148n+147の内、先頭の2 OバイトのデータB148n~B148n+19 を除いた残り12 8バイトのデータB148n+20 ~B148n+147に対して排他 的論理和 (ExOR) 回路を用いたデータ変換を行う。これ

バイトすなわち8ビットの入力データと1ビットの制御データで指示される所定の8ビットデータとの排他的論理和(ExOR)をそれぞれとるような8ビットExOR回路であり、このような8ビットExOR回路(所定の8ピットデータがオール1の場合はインバータ回路に相当する)が、ExOR回路群61では150個、ExOR回路群66では128個用いられている。

【0028】この図6においては、150ビットの鍵情 報が端子62に供給され、いわゆるDラッチ回路63を 介してExOR回路群 6 1 内の 1 5 0 個の各ExOR回路にそれ 10 ぞれ供給されている。Dラッチ回路63は、イネーブル 端子64に供給された1ビットの暗号化制御信号に応じ て、端子62からの150ビットの鍵情報をそのままEx OR回路群61に送るか、オールゼロ、すなわち150ビ ットの全てを"O"とするかが切換制御される。ExOR回 路群61の150個の各ExOR回路の内、Dラッチ回路6 3から"O"が送られたExOR回路は、上記再配列回路5 7の内のインバータ部57aからのデータをそのまま出 力し、Dラッチ回路63から"1"が送られたExOR回路 は、上記再配列回路57のインバータ部57aからのデ 20 ータを変換して出力する。 オールゼロのときには、上記 再配列回路57のインバータ部57aからのデータをそ のまま出力することになる。また、ExOR回路群66につ いては、128個のExOR回路を有し、鍵情報が128ビ ットであること以外は、上記ExOR回路群61の場合と同 様であり、端子67に供給された128ビットの鍵情報 がDラッチ回路68を介してExOR回路群66内の128 個のExOR回路にそれぞれ送られると共に、Dラッチ回路 68はイネーブル端子69の暗号化制御信号により12 8ビットの鍵情報かオールゼロかが切換制御される。 【0029】この図6の例において、ExOR回路群61 は、C1エンコーダ52から遅延回路56、インバータ 部57aを介して取り出される170パイトのデータと しての情報データC 1170n+169~C 1170n+22 及びパリ ティデータP1170n+21 ~P1170n+14 、Q1170n+13 ~Q1170nの内、先頭の20バイトのデータC1170n+1 69~C 1170n+150を除いた残り150バイトのデータC 1170n+149~Q1170nに対して排他的論理和 (ExOR) 回 路を用いたデータ変換を行っているが、パリティデータ についてはデータ変換を行わず、残り128バイトの情 40 報データC 1170n+149~C 1170n+22 に対して、128 ビットの鍵情報に応じたデータ変換を行わせるようにし てもよい。

【0030】この図6の回路においても、上記図2、図3の場合と同様な作用効果が得られることは勿論である。また、ExOR回路群61、66のいずれか一方のみを使用するようにしたり、いずれか一方あるいは双方の選択も暗号化の鍵として用いるようにすることもできる。【0031】なお、上記データ変換手段としてのExOR回路群61、66の代わりに、AND、OR、NAND、

NOR、インバート回路群等を使用してもよい。また、8ビット単位で1ビットの鍵情報あるいは鍵データによる論理演算を行う以外にも、8ビットの情報データに対して8ビットの鍵データで論理演算を行わせてもよく、さらに、情報データの1ワードに相当する8ビットの内の各ビットに対してそれぞれAND、OR、ExOR、NAND、NOR、インバート回路を組み合わせて使用してもよい。この場合には、例えば128バイトすなわち128×8ビットのデータに対して、128×8ビットの鍵データが用いられることになり、さらにAND、OR、ExOR、NAND、NOR、インバート回路を組み合わせて使用する場合には、これらの組み合わせ自体も鍵として用いることができる。また、論理演算以外に、データの位置を変える転置や、データの値を置き換える置換等も上記データ変換として使用できる。

【0032】また、上述した実施の形態においては、クロスインターリーブ型の誤り訂正符号の例について説明したが、図7に示すような積符号の場合にも同様に適用可能である。

20 【0033】この図7の例においては、20バイトのヘッダ部81と2052バイトのユーザデータ部82とから成るセクタ83の8セクタ分を、縦148バイト、横112バイトの2次元マトリクス構成とし、読み出し/書き込み方向であるR/W方向の148バイトに対してC1パリティ84を生成付加し、これに直交する方向の112バイトに対してC2パリティ85を生成付加している。これらのC1、C2パリティの交差する部分86は、C1符号化とC2符号化とが2重にかかっている。また、20バイトのヘッダ部81と同一行の図中斜線を30 付した部分87を除いたデータに対して、上記鍵情報に応じたデータ変換を施すようにする。

【0034】また、この積符号の場合にも、ヘッダ部8 1と同一列の部分88を除いたデータに対して、上記鍵 情報に応じたデータ変換を施すようにしてもよく、さら に、ヘッダ部81と同一行の部分87及び同一列の部分 88の両方を除いた部分に対してのみ、上記鍵情報に応 じたデータ変換を施すようにしてもよい。

【0035】ここで、積符号の場合には、ヘッダ部81 と同一行の図中斜線を付した部分87の全てを除かなく とも、ヘッダ部81のみを除くことができ、このヘッダ 部81のみを除いた残りのデータに対して上記データ変 換を行うようにしてもよい。なお、C1パリティのない ものがLDC (ロングディスタンスコード)であり、これを誤り訂正符号に用いてもよい。

【0036】このように、誤り訂正符号化の際に取り扱われる中間データ等について、暗号化の鍵情報に応じた一部のデータに対してインバータ等でデータ変換を施すことにより、訂正不能誤りの発生確率が変化し、データ変換を施すデータ数に応じて暗号化のレベル、深度、解50 読の困難さ等が変化することになる。すなわち、用途に

応じて必要とされる暗号化の深度や難易度を、データ変 換を施すデータ数により任意に設定でき、概要をサンプ ルとして提供したい場合や、正規ユーザ以外には再生不 可能としたい場合や、セキュリティレベルの要求等に応 じて種々の対応が図れる。

【0037】また、セクタの先頭部分のヘッダ部につい ては、上記データ変換が施されないため、セクタシンク やセクタアドレスの読み取りが迅速に行え、高速アクセ スが可能である。

【0038】ここで、上記誤り訂正符号化回路16のみ 10 ならず、上記図1のセクタ化回路13、スクランブル処 理回路14、ヘッダ付加回路15、変調回路17、及び 同期付加回路18のいずれか少なくとも1つの回路は、 入力に対して暗号化処理を施して出力するような構成を 有することが挙げられる。このような暗号化処理の鍵情 報は、記録媒体21のデータ記録領域とは別の領域に書 き込まれた識別情報、例えば媒体固有の識別情報、製造 元識別情報、販売者識別情報、あるいは、記録装置やエ ンコーダの固有の識別情報、カッティングマシンやスタ ンパ等の媒体製造装置の固有の識別情報、外部から供給 20 される識別情報等を少なくとも一部に用いている。この ように、媒体のデータ記録領域以外に書き込まれる識別 情報は、例えば上記インターフェース回路12からTO C (Table of contents ) 生成回路23を介して端子2 4に送られる情報であり、また、インターフェース回路 12から直接的に端子25に送られる情報である。これ らの端子24、25からの識別情報が、暗号化の際の鍵 情報の一部として用いられ、回路13~18の少なくと も1つ、好ましくは2以上で、この鍵情報を用いた入力 データに対する暗号化処理が施される。

【0039】この場合、回路13~18のどの回路にお いて暗号化処理が施されたかも選択肢の1つとなってお り、再生時に正常な再生信号を得るために必要な鍵と考 えられる。すなわち、1つの回路で暗号化処理が施され ていれば、6つの選択肢の1つを選ぶことが必要とな り、2つの回路で暗号化処理が施されていれば、30個 の選択肢の1つを選ぶことが必要となる。6つの回路1 3~18の内の1~6つの回路で暗号化処理が施される 可能性がある場合には、さらに選択肢が増大し、この組 み合わせを試行錯誤的に見つけることは困難であり、充 40 分に暗号の役割を果たすものである。

【0040】また、暗号化の鍵情報を所定タイミング、 例えばセクタ周期で切り換えることで、暗号化のレベル あるいは暗号の解き難さをさらに高めることができる。 【0041】次に、図8は、記録媒体の一例としての光 ディスク等のディスク状記録媒体101を示している。 このディスク状記録媒体101は、中央にセンタ孔10 2を有しており、このディスク状記録媒体101の内周 から外周に向かって、プログラム管理領域であるTOC

10

) 領域103と、プログラムデータが記録されたプロ グラム領域104と、プログラム終了領域、いわゆるリ ードアウト (lead out) 領域105とが形成されてい る。オーディオ信号やビデオ信号再生用光ディスクにお いては、上記プログラム領域104にオーディオやビデ オデータが記録され、このオーディオやビデオデータの 時間情報等が上記リードイン領域103で管理される。 【0042】上記鍵情報の一部として、データ記録領域 であるプログラム領域104以外の領域に書き込まれた 識別情報等を用いることが挙げられる。具体的には、T OC領域であるリードイン領域103や、リードアウト 領域105に、識別情報、例えば媒体固有の製造番号等 の識別情報、製造元識別情報、販売者識別情報、あるい は、記録装置やエンコーダの固有の識別情報、カッティ ングマシンやスタンパ等の媒体製造装置の固有の識別情 報を書き込むようにすると共に、これを鍵情報として、 上述した6つの回路13~18の少なくとも1つ、好ま しくは2つ以上で暗号化処理を施して得られた信号をデ ータ記録領域であるプログラム領域104に記録するよ うにする。再生時には、上記識別情報を、暗号を復号す るための鍵情報として用いるようにすればよい。また、 リードイン領域103よりも内側に、物理的あるいは化 学的に識別情報を書き込むようにし、これを再生時に読 み取って、暗号を復号するための鍵情報として用いるよ うにしてもよい。

【0043】暗号化としては、上記誤り訂正符号化の際 のデータ変換が必ず用いられており、上記ヘッダ部を除 くデータに対してのみ暗号化の鍵情報に応じてデータ変 換が施されることは勿論である。

【0044】次に、本発明のデータ再生方法が適用され 30 るデータ再生装置について、図9を参照しながら説明す

【0045】図9において、記録媒体の一例としてのデ ィスク状記録媒体101は、スピンドルモータ108に より回転駆動され、光学ピックアップ装置等の再生ヘッ ド装置109により媒体記録内容が読み取られる。

【0046】再生ヘッド装置109により読み取られた ディジタル信号は、TOCデコーダ111及びアンプ1 12に送られる。TOCデコーダ111からは、ディス ク状記録媒体101の上記リードイン領域103にTO C情報の一部として記録された上記識別情報、例えば媒 体固有の製造番号等の識別情報、製造元識別情報、販売 者識別情報、あるいは、記録装置やエンコーダの固有の 識別情報、カッティングマシンやスタンパ等の媒体製造 装置の固有の識別情報が読み取られ、この識別情報が暗 号を復号化するための鍵情報の少なくとも一部として用 いられる。この他、再生装置内部のCPU122から、 再生装置固有の識別情報や、外部からの識別情報を出力 するようにし、この識別情報を鍵情報の少なくとも一部 (table of contents ) 領域となるリードイン (leadin 50 として用いるようにしてもよい。なお、外部からの識別 情報としては、通信回線や伝送路等を介して受信された 識別情報や、いわゆるICカード、ROMカード、磁気 カード、光カード等を読み取って得られた識別情報等が 挙げられる。

【0047】再生ヘッド装置109からアンプ112を 介し、PLL(位相ロックループ)回路113を介して 取り出されたディジタル信号は、同期分離回路114に 送られて、上記図1の同期付加回路18で付加された同 期信号の分離が行われる。同期分離回路114からのデ ィジタル信号は、復調回路115に送られて、上記図1 の変調回路17の変調を復調する処理が行われる。具体 的には、16チャンネルビットを8ビットのデータに変 換するような処理である。復調回路115からのディジ タルデータは、誤り訂正復号化回路116に送られて、 図1の誤り訂正符号化回路16での符号化の逆処理とし ての復号化処理が施される。以下、セクタ分解回路11 7によりセクタに分解され、ヘッダ分離回路118によ り各セクタの先頭部分のヘッダが分離される。これらの セクタ分解回路117及びヘッダ分離回路118は、上 記図1のセクタ化回路13及びヘッダ付加回路15に対 20 応するものである。次に、デスクランブル処理回路11 9により、上記図1のスクランブル処理回路14におけ るスクランブル処理の逆処理としてのデスクランブル処 理が施され、インターフェース回路120を介して出力 端子121より再生データが取り出される。

【0048】ここで、上述したように、記録時には、上 記図1のセクタ化回路13、スクランブル処理回路1 4、ヘッダ付加回路15、誤り訂正符号化回路16、変 調回路17、及び同期付加回路18の内の、誤り訂正符 号化回路16を含むいずれか少なくとも1つの回路にお 30 いて暗号化処理が施されており、この暗号化処理が施さ れた回路に対応する再生側の回路114~119にて、 暗号を復号化する処理が必要とされる。すなわち、上記 図1のセクタ化回路13にて暗号化処理が施されている 場合には、セクタ分解回路117にて暗号化の際の鍵情 報を用いた暗号の復号化処理が必要とされる。以下同様 に、図1のスクランブル処理回路14での暗号化処理に 対応してデスクランブル処理回路119での暗号復号化 処理が、図1のヘッダ付加回路15での暗号化処理に対 応してヘッダ分離回路118での暗号復号化処理が、そ れぞれ必要とされる。図1の誤り訂正符号化回路16で の暗号化処理は必ずなされており、これに対応して誤り 訂正復号化回路116での暗号復号化処理が必要とされ る。また、図1の変調回路17で暗号化処理が施されて いる場合には、これに対応して復調回路115での暗号 復号化処理が、さらに図1の同期付加回路18での暗号 化処理が施されている場合に対応しては同期分離回路1 14での暗号復号化処理が、それぞれ必要とされる。

【0049】ここで、誤り訂正復号化回路116では、 例えば上記図2、図3の誤り訂正符号化処理の逆処理 が、図10、図11の構成により行われる。

12

【0050】これらの図10、図11において、上記復 調回路115にて復調されたデータの170バイトある いは170シンボルを1まとまりとして、入力端子14 1に入力され、図11のインバータ部142aを有する 再配列回路142を介し、遅延回路143を介して第1 の復号器であるC1デコーダ144に送られている。こ のC1デコーダ144に供給される170バイトのデー タの内22バイトがP、Qパリティであり、C1デコー ダ144では、これらのパリティデータを用いた誤り訂 正復号化が施される。C1デコーダ144からは、17 0バイトのデータが出力されて、遅延回路145を介し て第2の復号器であるC2デコーダ146に送られ、パ リティデータを用いた誤り訂正復号化が施される。C2 デコーダ146からの出力データは、図10の遅延·C 1デコード回路140に送られる。これは、上記遅延回 路143及びC1デコーダ144と同様のものであり、 これらの遅延回路143及びC1デコーダ144と同様 の処理を繰り返し行うことにより誤り訂正復号化を行う ものである。図11の例では、遅延回路147及び第3 の復号器であるC3デコーダ148で表している。この 遅延回路147及びC3デコーダ148、あるいは遅延 ·C1デコード回路140で最終的な誤り訂正復号化が 施され、パリティ無しの148バイトのデータが出力端 子149を介して取り出される。この148バイトのデ ータは、上記図2、図3のC1エンコーダ52に入力さ れる148バイトのデータに相当するものである。

【0051】そして、図2、図3の誤り訂正符号化回路の再配列回路57のインバータ部57aで、インバータの有無による暗号化、すなわち、鍵情報に応じたデータ変換により、図10、図11の誤り訂正復号化回路の再配列回路142内のインバータ部142aにて、対応する暗号復号化を行うことが必要とされる。ただし、上記データ変換は、ヘッダ部を除くデータに対してのみ施されているため、復号化もヘッダ部を除くデータに対してのみ行われる。この他、図2、図3と共に説明した各種暗号化処理に対応して、その暗号化を解くための逆処理となる暗号復号化が必要とされることは勿論である。

【0052】次に、図12は、上記図6の誤り訂正符号 化回路の具体的構成に対応する誤り訂正復号化回路の具 体的な構成を示す図である。

【0053】この図12において、上記図6の再配列回路57の出力側に挿入されたExOR回路群61に対応して、再配列回路142のインバータ部142aの入力側及び遅延回路143の入力側の位置に、ExOR回路群151が挿入され、図6のC1エンコーダ52の入力側に挿入されたExOR回路群66に対応して、C3デコーダ148の出力側にExOR回路群156が挿入されている。

【0054】これらのExOR回路群151、156は、上 50 述したように、セクタのヘッダ部を除くデータに対する データ変換を復号化するためのデータ変換を施すものであり、ExOR回路群151は、150個の8ビットExOR回路により、またExOR回路群156は、128個の8ビットExOR回路によりそれぞれ構成されている。なお、記録側の図6の誤り訂正符号化回路のExOR回路群61で、パリティデータを除く128バイトの情報データに対して健情報に応じたデータ変換が施されている場合には、ExOR回路群151は128個の8ビットExOR回路により構成されることは勿論である。

【0055】この図12の端子152には、図6の端子 10 62に供給される鍵情報に相当する150ビットの鍵情 報が供給され、いわゆるDラッチ回路153を介してEx OR回路群151内の150個の各ExOR回路にそれぞれ供 給されている。Dラッチ回路153は、イネーブル端子 154に供給された1ピットの暗号化制御信号に応じ て、端子152からの150ビットの鍵情報をそのまま ExOR回路群151に送るか、オールゼロ、すなわち15 0ビットの全てを"0"とするかが切換制御される。ま た、ExOR回路群156については、128個のExOR回路 を有し、鍵情報が図6の端子67に供給される鍵情報と 同様の128ビットであること以外は、上記ExOR回路群 151の場合と同様であり、端子157に供給された1 28ビットの鍵情報がDラッチ回路158を介してExOR 回路群156内の128個のExOR回路にそれぞれ送られ ると共に、Dラッチ回路158はイネーブル端子159 の暗号化制御信号により128ビットの鍵情報かオール ゼロかが切換制御される。

【0056】このように、誤り訂正回路のインバータを 暗号化の鍵として使うことにより、簡易で大きな暗号化 が実現できる。また、このインバータの数を制御するこ 30 とにより、絶対再生不可能な暗号化レベルのデータと か、エラー状態が悪くなると再生不可能となるデータと か、セキュリティレベルの要求に応じて対応できる。す なわち、インバータやExOR回路等の個数をコントロール することにより、エラー状態の良いときは再生でき、悪 くなると再生ができなくなるような制御も可能となり、 また、エラー訂正のみでは回復不可能な絶対再生不可能 状態を形成することもできる。また、暗号化の鍵として は、上記図示の例のように1箇所当たり百数十ピットも の大きなビット数となり、鍵のビット数の大きな暗号化 40 ができるため、データセキュリティが向上する。しか も、このようなエラー訂正符号化回路やエラー訂正復号 化回路を、いわゆるLSIやICチップのハードウェア 内で実現することにより、一般ユーザからはアクセスが 困難であり、この点でもデータセキュリティが高いもの となっている。

【0057】また、セクタのヘッダ部のデータに対して はデータ変換が施されないため、再生時にヘッダ部内の セクタシンク(同期)やセクタアドレスについての暗号 化の復号化のためのデータ変換が不要となり、高速アク 50

セスが可能である。

【0058】なお、本発明は、上記実施例のみに限定されるものではなく、例えば、データ変換としては、インバータやExORの例を示しているが、この他、ビット加算や、各種論理演算等によりデータ変換を行わせてもよいことは勿論である。この他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。

14

[0059]

【発明の効果】本発明によれば、誤り訂正符号化処理の 際に取り扱われるデータの内のヘッダ部を除くデータに対して、暗号化の鍵情報に応じてデータ変換を施しているため、再生時にヘッダ部の暗号化を解く処理が不要となり、ヘッダ部のデータが迅速に得られるため、高速アクセスが可能である。また、誤り訂正処理である程度データ復元が可能な状態から、データ復元が行えない状態までの任意のレベルの暗号化が行える。これによって、エラー状態の良いときは再生でき、悪くなると再生ができなくなるような制御も可能となり、データ提供の用途に応じた、あるいはセキュリティレベルに応じた対応が 可能となる。

【0060】さらに、誤り訂正処理の中で鍵のビット数の大きな暗号化が可能であり、誤り訂正符号化や復号化ICあるいはLSIのような巨大なブラックボックスの中で暗号化を実現しているため、一般ユーザによる解読を困難化し、データセキュリティを大幅に向上させることができる。

# 【図面の簡単な説明】

【図1】本発明の実施の形態が適用可能なデータ記録装置の概略構成を示すブロック図である。

0 【図2】誤り訂正符号化回路の一例の概略構成を示す図である。

【図3】誤り訂正符号化回路の一例の具体的な構成を示す図である。

【図4】セクタフォーマットの一例を示す図である。

【図5】クロスインターリーブ型誤り訂正符号の一例を 示す図である。

【図6】誤り訂正符号化回路の他の具体例を示す図である。

【図7】積符号の場合の誤り訂正符号の一例を示す図である。

【図8】データ記録媒体の一例を示す図である。

【図9】本発明の実施の形態が適用可能なデータ再生装置の 
での 
での 
の 
での 
の 
でいます。 
でいまする。 
でいます。 
でいまする。 
でいまする。 
でいます。 
でいまする。 
でいまする。

【図10】誤り訂正復号化回路の一例の概略構成を示す。 図である。

【図11】誤り訂正復号化回路の一例の具体的な構成を 示す図である。

【図12】誤り訂正復号化回路の他の例を示す図である。

50 【符号の説明】

16

15

13 セクタ化回路 57、142 再配列回路

14 スクランブル処理回路 57a, 142a インバータ部

15 ヘッダ付加回路 61、66、151、156 ExOR回路群

16 誤り訂正符号化回路 114 同期分離回路

17 変調回路 115 復調回路


18 同期付加回路 116 誤り訂正復号化回路

52 C1エンコーダ 117 セクタ分解回路 53、55、56、143、145、147 遅延回路


54 C2エンコーダ 119 デスクランブル処理回路

## 【図1】

118 ヘッダ分離回路





【図2】




5/13/05, EAST Version: 2.0.1.4


【図3】







5/13/05, EAST Version: 2.0.1.4







5/13/05, EAST Version: 2.0.1.4







【図12】



フロントページの続き

(72)発明者 川嶋 功 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内